Cyfansoddiad Caledwedd System
Mae pob transceiver cyflym yn cynnwys dwy sianel: trosglwyddydd a derbynnydd. Mae'r trosglwyddydd a'r derbynnydd yn cynnwys is-godiwr codio corfforol (PCS, Sublayer Codio Si-Cal P-field) ac is-chwaraewr ychwanegol cyfryngau corfforol (PMA, Sublayer Ychwanegol Cyfryngau Ffiseg-Cal).
Mae PCS yn cynnwys gweithredu rhesymeg graidd swyddogaethau digidol yn y transceiver sy'n gydnaws â'r protocol a gefnogir, ac mae'r sianel drosglwyddo yn cynnwys iawndal cam FIFO, serializer beit, amgodiwr 8B / 10B a modiwlau eraill. Mae'r sianeli derbyn yn cynnwys aligner geiriau, paru ardrethi FIFO, datgodiwr 8B / 10B, dad-rwystro beit, didoli beit, iawndal cam FIFO a modiwlau eraill.
Mae PMA yn cynnwys cylched analog ar gyfer byfferau I / O, CDR, SER / DES a rhag-bwysoli a chydraddoli rhaglenadwy ar gyfer optimeiddio perfformiad sianel ddata gyfresol.
Pan fydd y sianel transceiver dyfais yn gweithio, trosglwyddir y data cyfochrog allbwn ym mhensaernïaeth FPGA trwy'r trosglwyddydd PCS a PMA, a'i drawsnewid yn olaf i ddata cyfresol i'w anfon allan. Mae'r data cyfresol mewnbwn a dderbynnir yn cael ei brosesu gan y derbynnydd PMA a PCS ar ffurf data cyfresol a'i drosglwyddo i'r bensaernïaeth FP fewnol i'w brosesu ymhellach.
Integreiddiad FPGA
Defnyddir transceivers cyflymder uchel yn helaeth. Gan gymryd disg solid-state rhyngwyneb SATA yn seiliedig ar FPGA fel enghraifft, disg solid-state rhyngwyneb SATA yw datblygiad y duedd yn y dyfodol, tra bod transceivers cyfresol cyflym yn sylweddoli dull storio craidd IP SATA, a transceivers cyflymder uchel yw'r cydrannau allweddol gweithredu haen gorfforol o brotocol SATA. Mae data cyfresol protocol SATA yn gweithio ar gyfradd drosglwyddo o 1.5-6Gbit yr eiliad, na all FPGA ei wireddu'n uniongyrchol. Er mwyn cwrdd â'r galw hwn, mae llawer o weithgynhyrchwyr FPGA yn integreiddio dyfeisiau corfforol cyflym pwrpas uchel y tu mewn i FPGA, ac yn darparu modd cyfluniad hyblyg i gyflawni llawer o swyddogaethau tebyg.
